台湾专利TW201312698A 半導體裝置

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明的目的之一是提供一種被使用作為非揮發性開關的半導體裝置，其中，不使用複雜的周邊電路結構，並且可以減少反復寫入資料時的劣化。本發明的一個實施例具有如下結構：即使停止電源電壓的供應，也在與包括具有通道形成區的氧化物半導體層的薄膜電晶體相連接的資料固持部中固持關於非揮發性開關的導通狀態的資料。並且，資料固持部係連接至電流放大電路(其中，場效應電晶體和雙極電晶體係電連接做為達林頓對)中的場效應電晶體的閘極，因而控制導通狀態而不洩漏資料固持部中的電荷。
公开号:TW201312698A
申请号:TW101115597
申请日:2012-05-02
公开日:2013-03-16
发明作者:Masami Endo
申请人:Semiconductor Energy Lab；
IPC主号:H01L27-00

专利说明:
半導體裝置
本發明係關於一種半導體裝置。尤其是，本發明係關於一種即使關掉電源，也能夠保持關於導通狀態的資料的半導體裝置。
作為即使關掉電源也能夠儲存所設定之關於導通狀態的資料的非揮發性小型開關(也被稱為非揮發性開關)，雙列直插式封裝組件(DIP)開關是已知的。近年來，由於電子構件之進一步的小型化，利用快閃記憶體等非揮發性記憶體來進行電控制的非揮發性開關正被DIP開關所取代。
作為利用非揮發性記憶體的非揮發性開關，除了使用快閃記憶體的結構以外，還揭示有使用相變記憶體的結構(例如，參照專利文獻1)。專利文獻1所揭示的結構實現了藉由將關於導通狀態的資料儲存到相變(phase-change)記憶體中，即使關掉電源也能夠固持關於導通狀態的資料的結構。
[專利文獻1]日本專利申請案公開第2006-313999號公報
在專利文獻1所記載的結構中，為了製造非揮發性開關而使用相變材料。因此，在寫入資料時，必須要將電流流到相變材料而促進起因於熱的結構的相變。因此，藉由流過電流寫入資料的非揮發性開關有如下問題，亦即，必須要另行設置產生用來寫入資料的電流的電路，而這會導致周邊的電路結構變得複雜。
此外，藉由流過電流寫入資料的非揮發性開關還有因反復寫入而產生的劣化問題。
本發明的一個實施例的目的之一是提供一種被使用作為非揮發性開關的半導體裝置，其中，不使用複雜的周邊電路結構，並且可以減少在反復寫入資料時的劣化。
本發明的一個實施例具有如下結構：即使停止電源電壓的供應，也在與在通道形成區包含氧化物半導體層的薄膜電晶體相連接的資料固持部中固持關於非揮發性開關的導通狀態的資料。並且，資料固持部係連接至其中具有被連接做為達林頓對的場效應電晶體和雙極電晶體的電流放大電路中的場效應電晶體的閘極，因而輸出關於導通狀態的資料而不洩漏資料固持部的電荷。
本發明的一個實施例是一種半導體裝置，包括：經由第一端子而供應資料信號且在通道形成區包含氧化物半導體層的薄膜電晶體；以及包含場效應電晶體和雙極電晶體被連接做為達林頓對的電流放大電路，其中，在電連接至薄膜電晶體的第二端子、場效應電晶體的閘極以及電容器的其中一個電極的資料固持部中，藉由使薄膜電晶體處於非導通狀態來固持資料，並且根據固持在資料固持部中的資料來控制流到電流放大電路的電流量。
根據本發明的一個實施例的所述半導體裝置，其中，資料信號是選自高電源電位和接地電位的信號，且較佳在使薄膜電晶體處於非導通狀態的期間，將該資料信號保持在接地電位。
根據本發明的一個實施例的所述半導體裝置，其中，薄膜電晶體的閘極端子較佳被連接到被供應有控制薄膜電晶體的導通狀態的控制信號的佈線。
根據本發明的一個實施例的所述半導體裝置，其中，控制信號是選自高電源電位和接地電位的信號，且較佳在使薄膜電晶體處於非導通狀態的期間，將控制信號保持在接地電位。
根據本發明的一個實施例的所述半導體裝置，其中，氧化物半導體層是In-Sn-Zn-O類氧化物半導體。
本發明的一個實施例可以提供一種被使用作為非揮發性開關的半導體裝置，其中，不使用複雜的周邊電路結構，並且可以降低在反復寫入資料時的劣化。
下面，將參照圖式來說明本發明的實施例。注意，本發明的結構可以藉由多種不同的模式來予實施，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其模式和詳細內容可以被變換為各種各樣的形式，而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在實施例所記載的內容中。另外，在下面說明的本發明的結構中，表示相同目標的元件符號在不同的圖式中共同使用。
另外，有時為了明確起見，誇大地表示各實施例的圖式等所示的各結構的大小、層的厚度、信號波形或區域。因此，本發明並不一定限定於上述尺寸。
另外，當明確地描述為“A與B連接”時包括如下情況：A與B電連接的情況；A與B功能性地連接的情況；以及A與B直接連接的情況。
另外，在本說明書中使用的“第一、第二、第三至第N(N是自然數)”的用語僅用來避免構成要素的混淆，而不用來限定構成要素的數量。實施例1
在本實施例中將說明的半導體裝置可以是用作為非揮發性開關，尤其是用作為能夠流過大電流的非揮發性開關的電路。在本實施例中，將說明可以進行電控制並用作為非揮發性開關的半導體裝置的電路結構及其操作。
圖1示出用作為非揮發性開關的半導體裝置的電路圖。圖1所示的半導體裝置100可以根據選擇信號G來控制薄膜電晶體101的導通狀態，並且在資料固持部D_HOLD中固持從外部輸入的資料信號D的資料。在具有達林頓電路的電流放大電路102中，可以根據半導體裝置100的資料固持部D_HOLD所固持的資料，回應於射極E的電位的上升而將電流流到集極C。
接著，將說明具體的電路結構例子。圖1所示的半導體裝置100具有薄膜電晶體101和電流放大電路102。電流放大電路102具有場效應電晶體103和雙極電晶體104。此外，半導體裝置100具有用來固持資料的電容器105。
另外，圖1中的薄膜電晶體101的電路符號是表示包括具有通道形成區的氧化物半導體層的電晶體的電路符號。
另外，電流放大電路102具有場效應電晶體103和雙極電晶體104，並且如圖1所示那樣，場效應電晶體103和雙極電晶體104被連接成為達林頓對。在下面的說明中，雖然假設場效應電晶體103是n通道場效應電晶體，雙極電晶體104是PNP雙極電晶體；但是，只要是電晶體被連接成為達林頓對，就對其導電類型等沒有限制。
薄膜電晶體101的源極電極和汲極電極中的其中一者(第一端子)係連接至用以供應資料信號D的資料信號線。薄膜電晶體101的閘極(閘極端子)係連接至用以供應選擇信號G的選擇信號線。
場效應電晶體103的閘極端子係連接至薄膜電晶體101的源極電極和汲極電極中的另一者(第二端子)及電容器105的其中一個電極。
雙極電晶體104的基極端子係連接至場效應電晶體103的第一端子。雙極電晶體104的射極端子係連接至用來供應高電源電位的佈線(圖1中的射極E)。雙極電晶體104的集極端子係連接至用來供應低電源電位的佈線(圖1中的集極C)及場效應電晶體103的第二端子。
此外，在圖1中，與薄膜電晶體101的第二端子、電容器105的其中一個電極及場效應電晶體103的閘極端子相連接的佈線(圖1中的虛線所圍繞的區域)為資料固持部D_HOLD。
因為資料固持部D_HOLD是其中之場效應電晶體103的閘極端子及電容器105的其中一個電極被絕緣體所圍繞的元件，所以幾乎不從場效應電晶體103及電容器105中洩漏出電荷。因此，藉由儘量減少在薄膜電晶體101處於非導通狀態時的截止狀態(off-state)電流，可以實現在資料固持部D_HOLD固持電位。
另外，在圖1所示的結構中，藉由積極地利用場效應電晶體103的閘極電容而可以省略電容器105。
在本實施例的薄膜電晶體101中，如上所述，藉由儘量減少在薄膜電晶體101處於非導通狀態時的截止狀態電流，可以實現在資料固持部D_HOLD固持資料。作為儘量減少了截止狀態電流的薄膜電晶體的具體結構，可以舉出包括具有通道形成區的氧化物半導體層的薄膜電晶體。
氧化物半導體含有選自In、Ga、Sn及Zn中的至少一元素。例如，可以使用四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Hf-In-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、以及In-Ga-O類氧化物半導體；一元金屬氧化物的In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。另外，也可以使上述氧化物半導體含有In、Ga、Sn、Zn以外的元素如SiO₂。
例如，In-Ga-Zn-O類氧化物半導體是指含有銦(In)、鎵(Ga)、鋅(Zn)的氧化物半導體，並且對其成分比沒有限制。尤其是，在作為氧化物半導體膜使用In-Sn-Zn-O類氧化物半導體膜的情況下，可以提高薄膜電晶體的遷移率。另外，在使用In-Sn-Zn-O類氧化物半導體的情況下，可以穩定地控制薄膜電晶體的臨界電壓。
此外，作為氧化物半導體可以使用由化學式InMO₃(ZnO)_m(m>0)所表示的薄膜。這裏，M表示選自Zn、Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，有Ga、Ga及Al、Ga及Mn或Ga及Co等。
另外，當作為氧化物半導體而使用In-Zn-O類材料時，將所使用的靶材的成分比設定為使原子數比為In：Zn=50：1至1：2(換算為莫耳數比則為In₂O₃：ZnO=25：1至1：4)，較佳為In：Zn=20：1至1：1(換算為莫耳數比則為In₂O₃：ZnO=10：1至1：2)，更佳為In：Zn=1.5：1至15：1(換算為莫耳數比則為In₂O₃：ZnO=3：4至15：2)。例如，作為用於形成In-Zn-O類氧化物半導體的靶材，當原子數比為In：Zn：O=X：Y：Z時，滿足Z>1.5X+Y。
另外，在使用上述In-Sn-Zn-O類氧化物半導體時，可以將所使用的靶材的成分比設定為其原子數比為In：Sn：Zn=1：2：2、In：Sn：Zn=2：1：3、或In：Sn：Zn=1：1：1等。
尤其是，其通道形成在藉由徹底地排除氧化物半導體層內的氫而得到的高度純化的氧化物半導體層中的薄膜電晶體的截止狀態電流密度可以為100 zA/μm或100 zA/μm以下，較佳為10 zA/μm或10 zA/μm以下，更佳為1 zA/μm或1 zA/μm以下。因此，該截止狀態電流比使用具有結晶性的矽的薄膜電晶體的截止狀態電流低得更多。其結果，當在通道形成區包含氧化物半導體層的薄膜電晶體101處於非導通狀態時，可以在長時間固持資料固持部D_HOLD的電位。
另外，在本說明書中所說明的截止狀態電流是指當電晶體處於非導通狀態時流過源極與汲極之間的電流。在n通道電晶體(例如，臨界電壓為約0至2V)中，截止狀態電流是指在施加到閘極與源極之間的電壓為負電壓時流過源極與汲極之間的電流。
另外，在上述中，作為薄膜電晶體的半導體層也可以使用能夠實現與氧化物半導體材料同等的截止狀態電流特性的材料來代替氧化物半導體材料。例如，可以應用碳化矽等的寬能隙材料(更明確地說，例如能隙Eg大於3 eV的半導體材料)等。
接下來，為了說明圖1中的半導體裝置100的操作，在圖2A中用略稱來表示半導體裝置100中所具有的各個元件。此外，圖2B是表示圖2A之各元件的操作由於各信號被輸入而如何變化的時序圖。
在圖2A中，將圖1的薄膜電晶體101稱為OSTFT。此外，在圖2A中，將圖1的資料固持部D_HOLD的電位稱為D_HOLD。此外，在圖2A中，將圖1的場效應電晶體103稱為FET。此外，在圖2A中，將圖1的雙極電晶體104稱為BJT。
另外，在圖2A中，示出其中圖1所示之電容器105的另一個電極係連接至用來供應低電源電位VSS的佈線(亦即，集極C)的結構。此外，在下面的說明中，假設低電源電位VSS是接地電位GND。
另外，在本實施例中所說明的半導體裝置100可以停止對供應資料信號D及選擇信號G的電路供應電源電壓。當停止電源電壓時，需要使薄膜電晶體保持為非導通狀態。
在假設資料信號D及選擇信號G的高電源電位是VDD並且低電源電位是GND的情況下，當停止電源電壓時，將供應有高電源電位VDD之佈線的電位降到作為低電源電位的GND。或者，在假設資料信號D及選擇信號G的高電源電位是VDD並且低電源電位是VSS的情況下，當停止電源電壓時，供應有高電源電位VDD之佈線的電位及供應有低電源電位VSS之佈線的電位都被降到GND。
也就是說，使用圖3A所示的電路並且藉由將控制選擇信號G的電位的信號G_SEL輸入到構成互補型電路的p通道電晶體111、n通道電晶體112的閘極端子來控制選擇信號G的電位。並且，藉由如上述那樣般停止電源電壓的供應，將GND的電位施加到薄膜電晶體101的閘極端子，以使薄膜電晶體101保持為非導通狀態。
同樣地，使用圖3A所示的電路並且藉由將控制資料信號D的電位的信號D_SEL輸入到構成互補型電路的p通道電晶體113、n通道電晶體114的閘極端子來控制資料信號D的電位。並且，藉由如上所述那樣般停止電源電壓的供應，可以將GND的電位施加到薄膜電晶體101的第一端子。
此外，使用圖3A所示的電路並且藉由將控制射極E的電位的信號E_SEL輸入到構成互補型電路的p通道電晶體115、n通道電晶體116的閘極端子來控制射極E的電位。藉由與上述高電源電位VDD分開地控制用來供應射極E的電位的高電源電位VCC，即使停止高電源電位VDD的供應，也可以對電流放大電路102供應高電源電壓VCC。
另外，也可以藉由將控制選擇信號G的電位的信號G_SEL輸入到圖3B所示之由n通道電晶體117、電阻器118所構成的電路中，以控制選擇信號G的電位。在此情況下，當停止電源電壓的供應時，可以與選擇信號G_SEL的電位無關地將GND的電位供應到薄膜電晶體101的閘極端子。
同樣地，也可以藉由將控制資料信號D的電位的信號D_SEL輸入到圖3B所示之由n通道電晶體119、電阻器120所構成的電路中，以控制資料信號D的電位。在此情況下，當停止電源電壓的供應時，可以與選擇信號G_SEL的電位無關地將GND的電位供應到薄膜電晶體101的第一端子。
接下來，參照圖2B所示的時序圖來說明半導體裝置100的操作。
在圖2B的時序圖中，VDD、G、D、D_HOLD、OSTFT、VCC、FET及BJT對應於圖2A及圖3A所說明的輸入出信號、各佈線的電位及各元件。此外，在圖2B所示的時序圖中，為了說明半導體裝置100可能處於的多個狀態，示出期間T1至T4的多個期間。
另外，在下面所示之圖2B的操作說明中，假設各電晶體的導電類型及邏輯電路具有圖2A及圖3A所示的結構。另外，下面所示的操作說明不侷限於此，只要是整體操作與上述操作相同，就可以適當地設定各電晶體的導電類型及各信號的電位。此外，各信號可以被表示為H信號(VDD)及L信號(GND)。另外，在圖2B的說明中，將初始狀態的資料固持部D_HOLD的電位設定為GND。
另外，在時序圖的說明中，將各信號表示為H信號及L信號，但是該H信號及L信號的電位可以根據各信號而不同。例如，藉由將選擇信號G的H信號設定為大於資料信號D的H信號，可以抑制薄膜電晶體101中的與臨界電壓相應的電位下降。
此外，較佳的是將供應到射極E的高電源電位VCC設定為大於選擇信號G及資料信號D的高電源電位VDD。根據上述結構，可以容易控制電流放大電路102中之電流的放大。
對圖2B的期間T1的操作進行說明。期間T1是將H信號的資料信號D提取到資料固持部D_HOLD的期間。
在期間T1中，將用來供應選擇信號G及資料信號D的高電源電位設定為VDD，並且H信號被輸入作為選擇信號G及資料信號D。藉由輸入選擇信號G(H信號)，OSTFT成為導通狀態(ON)，資料信號D(H信號)被提取到資料固持部D_HOLD。當資料固持部D_HOLD成為H信號時，FET係處於導通狀態，但是此時射極E的電位是GND，電流不流通，因此BJT係處於非導通狀態(OFF)。
接著，對圖2B的期間T2的操作進行說明。期間T2是如下的期間：即使將選擇信號G及資料信號D的高電源電位VDD設定為GND，資料固持部D_HOLD也可以固持H信號，於是電流從射極E流過。
在期間T2中，將用來供應選擇信號G及資料信號D的高電源電位VDD設定為GND，並且L信號被輸入作為選擇信號G及資料信號D。此時，OSTFT可以保持非導通狀態。因此，即使停止電源電壓，資料固持部D_HOLD也固持在前一個期間T1中所提取的H信號。當資料固持部D_HOLD固持H信號時，FET成為導通狀態，而此時藉由將射極E的電位設定為作為H信號的VCC，BJT成為基極電流及集極電流流過的導通狀態，而能夠放大電流。
接著，對圖2B的期間T3的操作進行說明。期間T3是將L信號的資料信號D提取到資料固持部D_HOLD的期間。
在期間T3中，將用來供應選擇信號G的高電源電位設定為VDD，並且H信號被輸入作為選擇信號G。資料信號D的電位被設定為GND。此時，藉由輸入選擇信號G(H信號)，OSTFT成為導通狀態，資料信號D(L信號)被提取到資料固持部D_HOLD。當資料固持部D_HOLD成為L信號時，FET係處於非導通狀態，此時射極E的電位是GND，電流不流通，於是BJT也處於非導通狀態。
接著，對圖2B的期間T4的操作進行說明。期間T4是如下期間：即使將選擇信號G及資料信號D的高電源電位VDD設定為GND，資料固持部D_HOLD也可以固持L信號，於是電流不從射極E流過。
在期間T4中，將用來供應選擇信號G的高電源電位VDD設定為GND，並且L信號被輸入作為選擇信號G及資料信號D。此時，OSTFT可以保持非導通狀態。因此，即使停止電源電壓的供應，資料固持部D_HOLD也固持在前一個期間T3中所提取的L信號。當資料固持部D_HOLD固持L信號時，FET成為非導通狀態，此時即使將射極E的電位設定為作為H信號的VCC，BJT也成為基極電流及集極電流不流過的非導通狀態。
以上是半導體裝置100的操作說明。
如同以上所說明的，在本發明的一個實施例中，即使電源電壓的供應停止，也在連接到在通道形成區包含氧化物半導體層的薄膜電晶體的資料固持部中固持關於導通狀態的資料。因此，本發明的一個實施例的半導體裝置可以實現一種非揮發性開關，其中，藉由切換薄膜電晶體的導通狀態和非導通狀態以控制固持在資料固持部中的電位來改變電流放大電路的切換操作。
除此之外，在本發明的一個實施例的半導體裝置中，不需要在寫入資料時對記憶元件施加10V或10V以上的大電壓，並且不需要另行設置產生寫入資料所需要的電流的電路，因此不需要增設周邊電路。此外，由於本發明的一個實施例的半導體裝置是藉由在資料固持部固持任意電位而改變電流放大電路的切換操作的非揮發性開關，因此，與快閃記憶體及相變記憶體等相比，可以降低因反復寫入的劣化。
本實施例可以與其他實施例適當地組合而實施。實施例2
在本實施例中，對能夠應用於上述實施例的半導體裝置的電晶體的結構例子進行說明。在本實施例中，尤其對在上述實施例所說明的結構中，當使薄膜電晶體101小型化而形成時的結構例子及製造製程的一個例子進行說明。
尤其是，在本實施例所說明的薄膜電晶體的結構中，藉由對氧化物半導體中導入雜質而形成電阻比通道形成區低的區域，以形成包括具有氧化物半導體的通道形成區的活性層中之用作為源極區及汲極區的區域。另外，雜質區的電阻值係低於通道形成區的電阻值。
圖4A至4D是薄膜電晶體101的剖面圖。圖4A至4D所示的電晶體的結構都是頂部閘極結構。如圖4A至4D所示，藉由作為薄膜電晶體101的結構採用頂部閘極結構並使用閘極而以自對準的方式來形成源極區及汲極區，可以實現電晶體的小型化。因此，可以去掉電晶體的閘極與源極及汲極重疊的部分，而可以縮小閘極電容。其結果，可以降低與充電和放電所需要的電荷相應的耗電量。
圖4A所示的薄膜電晶體包括：半導體層603_A；導電層605a_A；導電層605b_A；絕緣層606_A；以及導電層607_A。
半導體層603_A包括彼此分開設置的高濃度區604a_A及高濃度區604b_A。高濃度區604a_A和高濃度區604b_A之間的區域是通道形成區。半導體層603_A例如係形成在絕緣層601_A之上。另外，高濃度區是藉由添加有高濃度的摻雜劑而實現低電阻化的區域，而低濃度區是藉由添加有低濃度的摻雜劑而實現低電阻化的區域。
導電層605a_A及導電層605b_A係設置在半導體層603_A之上，並且導電層605a_A及導電層605b_A被電連接至半導體層603_A。導電層605a_A及導電層605b_A例如與半導體層603_A的一部分相接觸。此外，導電層605a_A及導電層605b_A的側面為錐形，導電層605a_A及導電層605b_A分別與高濃度區604a_A及高濃度區604b_A的一部分重疊。
絕緣層606_A係設置在半導體層603_A、導電層605a_A及導電層605b_A之上。
導電層607_A隔著絕緣層606_A而與高濃度區604a_A及高濃度區604b_A之間的半導體層603_A重疊。在半導體層603_A中，隔著絕緣層606_A而與導電層607_A重疊的區域是通道形成區。
另外，圖4B所示的電晶體除了圖4A所示的結構以外，還包括成為側壁的絕緣層609a_A及絕緣層609b_A，並且半導體層603_A在高濃度區604a_A及高濃度區604b_A之間包括低濃度區608a_A及低濃度區608b_A。
絕緣層609a_A及絕緣層609b_A係設置在絕緣層606_A之上，並且與導電層607_A的彼此相對的側面相接觸。
低濃度區608a_A及低濃度區608b_A隔著絕緣層606_A而與絕緣層609a_A及絕緣層609b_A重疊。此外，低濃度區608a_A及低濃度區608b_A的雜質濃度係低於高濃度區604a_A及高濃度區604b_A的雜質濃度。
藉由設置低濃度區608a_A及低濃度區608b_A，可以抑制電晶體的局部電場集中，因此可以提高電晶體的可靠性。
圖4C所示的電晶體包括：半導體層603_B；導電層605a_B；導電層605b_B；絕緣層606_B；以及導電層607_B。
導電層605a_B及導電層605b_B係設置在絕緣層601_B之上，並且導電層605a_B及導電層605b_B分別被電連接至高濃度區604a_B及高濃度區604b_B。導電層605a_B及導電層605b_B例如分別與高濃度區604a_B及高濃度區604b_B的一部分相接觸。此外，導電層605a_B及導電層605b_B的側面為錐形，並且導電層605a_B及導電層605b_B分別與高濃度區604a_B及高濃度區604b_B的一部分重疊。
半導體層603_B包括彼此分開設置的高濃度區604a_B及高濃度區604b_B。高濃度區604a_B和高濃度區604b_B之間的區域是通道形成區。半導體層603_B例如係設置在導電層605a_B及導電層605b_B以及絕緣層601_B之上。
絕緣層606_B係設置在半導體層603_B、高濃度區604a_B及高濃度區604b_B之上。
導電層607_B隔著絕緣層606_B而與半導體層603_B重疊。在半導體層603_B中，隔著絕緣層606_B而與導電層607_B重疊的區域是通道形成區。
另外，圖4D所示的電晶體除了圖4C所示的結構以外，還包括成為側壁的絕緣層609a_B及絕緣層609b_B，並且半導體層603_B在高濃度區604a_B及高濃度區604b_B之間包括低濃度區608a_B及低濃度區608b_B。
絕緣層609a_B及絕緣層609b_B係設置在絕緣層606_B之上，並且與導電層607_C之彼此相對的側面相接觸。
低濃度區608a_B及低濃度區608b_B隔著絕緣層606_B而與絕緣層609a_B及絕緣層609b_B重疊。此外，低濃度區608a_B及低濃度區608b_B的雜質濃度係低於高濃度區604a_B及高濃度區604b_B的雜質濃度。
藉由設置低濃度區608a_B及低濃度區608b_B，可以抑制電晶體的局部電場集中，因此可以提高電晶體的可靠性。
再者，對圖4A至圖4D所示的各個構成組件進行說明。
作為絕緣層601_A及絕緣層601_B，例如可以使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層或氧化鉿層的單層或疊層。此外，作為絕緣層601_A及絕緣層601_B，較佳為使用能夠藉由加工成為具有平坦性的表面而使用的材料。
半導體層603_A及半導體層603_B具有電晶體之通道形成層的功能。作為半導體層603_A及半導體層603_B，例如可以使用包含四元金屬氧化物、三元金屬氧化物、或二元金屬氧化物等的氧化物半導體層。
作為四元金屬氧化物，例如可以使用In-Sn-Ga-Zn-O類金屬氧化物等。
作為三元金屬氧化物，例如可以使用In-Ga-Zn-O類金屬氧化物、In-Sn-Zn-O類金屬氧化物、In-Al-Zn-O類金屬氧化物、Sn-Ga-Zn-O類金屬氧化物、Al-Ga-Zn-O類金屬氧化物、Hf-In-Zn-O類金屬氧化物、或者Sn-Al-Zn-O類金屬氧化物等。
作為二元金屬氧化物，例如可以使用In-Zn-O類金屬氧化物、Sn-Zn-O類金屬氧化物、Al-Zn-O類金屬氧化物、Zn-Mg-O類金屬氧化物、Sn-Mg-O類金屬氧化物、In-Mg-O類金屬氧化物、In-Sn-O類金屬氧化物、或者In-Ga-O類金屬氧化物等。
另外，作為半導體層603_A及半導體層603_B，例如也可以使用In-O類金屬氧化物、Sn-O類金屬氧化物或Zn-O類金屬氧化物的層等。此外，上述能夠應用於氧化物半導體的金屬氧化物也可以包含氧化矽。另外，上述能夠應用於氧化物半導體的金屬氧化物也可以包含氮。
另外，作為半導體層603_A及半導體層603_B，也可以使用以InLO₃(ZnO)_m(m是大於0的數)所表示之材料的層。InLO₃(ZnO)_m的L表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。
另外，尤其是，在作為半導體層603_A及半導體層603_B使用In-Sn-Zn-O類氧化物半導體的情況下，可以提高電晶體的遷移率。此外，在使用In-Sn-Zn-O類氧化物半導體的情況下，可以穩定地控制電晶體的臨界電壓。
高濃度區604a_A及高濃度區604b_A以及高濃度區604a_B及高濃度區604b_B具有電晶體的源極或汲極的功能。另外，將具有電晶體的源極的功能的區域也稱為源極區，並且將具有電晶體的汲極的功能的區域也稱為汲極區。
低濃度區608a_A及低濃度區608b_A以及低濃度區608a_B及低濃度區608b_B的電阻值係高於高濃度區604a_A及高濃度區604b_A以及高濃度區604a_B及高濃度區604b_B的電阻值，並且將低濃度區608a_A及低濃度區608b_A以及低濃度區608a_B及低濃度區608b_B也稱為高電阻雜質區。
作為包含在高濃度區604a_A及高濃度區604b_A、低濃度區608a_A及低濃度區608b_A、高濃度區604a_B及高濃度區604b_B以及低濃度區608a_B及低濃度區608b_B中的摻雜劑，例如可以舉出氮、磷、砷、氬、氙、氦以及氫中的一種或多種。
另外，包含在高濃度區604a_A及高濃度區604b_A以及高濃度區604a_B及高濃度區604b_B中的摻雜劑的濃度例如較佳為高於或等於5×10¹⁹cm^-3。
另外，包含在低濃度區608a_A及低濃度區608b_A以及低濃度區608a_B及低濃度區608b_B中的摻雜劑的濃度例如較佳為高於或等於5×10¹⁸cm^-3且低於5×10¹⁹cm^-3。
另外，高濃度區604a_A及高濃度區604b_A、低濃度區608a_A及低濃度區608b_A、高濃度區604a_B及高濃度區604b_B以及低濃度區608a_B及低濃度區608b_B中的結晶性也可以低於通道形成區的結晶性。
另外，也可以在高濃度區604a_A及高濃度區604b_A、低濃度區608a_A及低濃度區608b_A、高濃度區604a_B及高濃度區604b_B以及低濃度區608a_B及低濃度區608b_B中包含In-Ga-Zn-O-N類材料的具有纖鋅礦結構的結晶。此時，當高濃度區604a_A及高濃度區604b_A、低濃度區608a_A及低濃度區608b_A、高濃度區604a_B及高濃度區604b_B以及低濃度區608a_B及低濃度區608b_B包含高於或等於1×10²⁰cm^-3且低於7 at.%的氮時容易成為纖鋅礦結構。
當上述雜質區包含具有纖鋅礦結晶結構的In-Ga-Zn-O-N類材料時，可以降低電晶體的源極或汲極與通道形成區之間的電阻值。
導電層605a_A、導電層605a_B、導電層605b_A、以及導電層605b_B的每一個具有電晶體的源極或汲極的功能。另外，將具有電晶體的源極的功能的層稱也為源極或源極佈線，並且將具有電晶體的汲極的功能的層稱也為汲極或汲極佈線。
作為導電層605a_A、導電層605a_B、導電層605b_A、以及導電層605b_B，例如可以使用鋁、鉻、銅、鉭、鈦、鉬或鎢等的金屬材料、或者以這些金屬材料為主要成分的合金材料的層。作為合金材料的層，例如可以使用Cu-Mg-Al合金材料的層。
另外，作為導電層605a_A、導電層605a_B、導電層605b_A、以及導電層605b_B，也可以使用包含導電金屬氧化物的層。此外，能夠應用於導電層605a_A、導電層605a_B、導電層605b_A、以及導電層605b_B的導電金屬氧化物也可以包含氧化矽。
另外，作為導電層605a_A、導電層605a_B、導電層605b_A、以及導電層605b_B，也可以使用In-Ga-Zn-O-N類材料的層。因為In-Ga-Zn-O-N類材料的層具有高導電性，所以較佳為用於導電層605a_A、導電層605a_B、導電層605b_A、以及導電層605b_B。
另外，藉由層疊能夠應用於導電層605a_A、導電層605a_B、導電層605b_A、以及導電層605b_B的材料的層，可以構成導電層605a_A、導電層605a_B、導電層605b_A、以及導電層605b_B。例如，藉由使用在Cu-Mg-Al合金材料的層之上設置有銅的層的疊層來構成導電層605a_A、導電層605a_B、導電層605b_A、以及導電層605b_B，可以提高與接觸於導電層605a_A、導電層605a_B、導電層605b_A、以及導電層605b_B的絕緣層之間的緊密性。
作為絕緣層606_A及絕緣層606_B，例如可以使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層或氧化鉿層。另外，可以藉由層疊能夠應用於絕緣層606_A及絕緣層606_B的材料的層來構成絕緣層606_A及絕緣層606_B。
另外，作為絕緣層606_A及絕緣層606_B，例如可以使用包含元素週期表中第13族元素及氧元素的材料的絕緣層。
作為包含第13族元素及氧元素的材料，例如可以舉出氧化鎵、氧化鋁、氧化鋁鎵、氧化鎵鋁等。另外，氧化鋁鎵是指鋁的含量(at.%)多於鎵的含量(at.%)的物質，氧化鎵鋁是指鎵的含量(at.%)是鋁的含量(at.%)以上的物質。
導電層607_A、導電層607_B及導電層607_C具有電晶體的閘極的功能。另外，也將具有電晶體的閘極的功能的導電層稱為閘極或閘極佈線。
作為導電層607_A、導電層607_B及導電層607_C，例如可以使用鋁、鉻、銅、鉭、鈦、鉬或鎢等的金屬材料、或者以這些金屬材料為主要成分的合金材料的層。另外，可以藉由層疊能夠應用於導電層607_A、導電層607_B及導電層607_C的材料的層來構成導電層607_A、導電層607_B及導電層607_C。
另外，作為導電層607_A、導電層607_B及導電層607_C，也可以使用包含導電金屬氧化物的層。此外，能夠應用於導電層607_A、導電層607_B及導電層607_C的導電金屬氧化物也可以包含氧化矽。此外，能夠應用於導電層607_A、導電層607_B及導電層607_C的導電金屬氧化物也可以包含氮。藉由使導電金屬氧化物包含氮，可以提高導電性。
另外，作為導電層607_A、導電層607_B及導電層607_C，也可以使用In-Ga-Zn-O-N類材料的層。因為In-Ga-Zn-O-N類材料的層具有高導電性，所以較佳為用於導電層607_A、導電層607_B及導電層607_C。
作為絕緣層609a_A和絕緣層609b_A、以及絕緣層609a_B和絕緣層609b_B，例如可以使用能夠應用於絕緣層606_A及絕緣層606_B的材料的層。另外，也可以藉由層疊能夠應用於絕緣層609a_A和絕緣層609b_A、以及絕緣層609a_B和絕緣層609b_B的材料的層來構成絕緣層609a_A和絕緣層609b_A、以及絕緣層609a_B和絕緣層609b_B。
再者，作為本實施例的電晶體的製造方法的例子，參照圖5A至圖5E而對圖4A所示的電晶體的製造方法的例子進行說明。圖5A至圖5E是用來說明本實施例中的電晶體的製造方法的例子的剖面圖。
首先，如圖5A所示那樣，在用作為第一絕緣層而形成的絕緣層601_A之上形成半導體層603_A。
再者，作為半導體層603_A的一個例子，以下說明能夠提高結晶性的氧化物半導體層的形成方法的例子。
氧化物半導體層的形成方法的例子包括在絕緣層601_A之上形成半導體膜的製程和進行一次以上的熱處理的製程。另外，也可以在半導體層603_A的形成方法的例子中包括去除該半導體膜的一部分的製程。此時，作為去除該半導體膜的一部分的製程的順序，只要是在形成半導體膜之後且在形成導電層605a_A及導電層605b_A之前，就沒有特別的限制。另外，作為進行熱處理的製程的順序，只要是在形成半導體膜之後，就沒有特別的限制。
作為在絕緣層601_A上形成半導體膜的製程，例如藉由利用濺射法形成能夠應用於半導體層603_A的材料的膜，以形成半導體膜。此時，將形成有膜的一側(基板側)的溫度設定為高於或等於100℃且低於或等於500℃。
此外，在利用濺射法來形成半導體層603_A的情況下，預先儘量減少存在於成膜處理室內的水、氫。明確而言，較佳為進行如下製程：在成膜之前加熱成膜處理室內；降低導入於成膜處理室內的氣體中的水及/或氫濃度；並且防止從成膜處理室排出的氣體的逆流等。
作為進行熱處理的製程，例如在範圍自400℃至750℃的溫度下進行熱處理(也稱為熱處理A)。另外，只要是在形成半導體膜之後，就對進行熱處理A的時序沒有特別的限制。藉由對半導體層603_A進行熱處理，可以使半導體層603_A中的水分或氫脫出。
此外，藉由熱處理A，從半導體膜表面產生晶化，並從半導體膜表面向膜內部進行結晶生長。
另外，作為進行熱處理A的熱處理設備，可以使用電爐、或者利用來自電阻加熱元件等加熱元件的熱傳導或熱輻射來加熱待處理物的設備，例如可以使用氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備等的快速熱退火(RTA)設備。LRTA設備是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等所發射出的光(電磁波)的輻射來加熱待處理物的設備。另外，GRTA設備是指使用高溫氣體來進行熱處理的設備。作為高溫氣體，例如可以使用稀有氣體、或者即使進行熱處理也不與被處理物起反應的惰性氣體(例如，氮)。
另外，在熱處理A中，較佳在氮或氦、氖、氬等的稀有氣體中不包含水分或氫等。或者，較佳的是將導入於熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)或更高，更佳設定為7N(99.99999%)或更高(亦即，將雜質濃度設定為1 ppm或更低，較佳為設定為0.1 ppm或更低)。
藉由上述製程，半導體膜變成C軸配向結晶氧化物半導體(CAAC-OS)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部及非晶部的結晶-非晶混合之相變結構的氧化物半導體膜。另外，在很多情況下，該結晶部的尺寸為能夠被容納在一邊短於100 nm的立方體內的尺寸。另外，在使用透射式電子顯微鏡(TEM)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。另外，利用TEM在CAAC-OS膜中確認不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低獲得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab平面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載為“垂直”時，也包括自85°至95°的範圍。另外，在只記載為“平行”時，也包括自-5°至5°的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以是不均勻的。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面側進行結晶生長時，與被形成面的附近相比，有時在表面附近之結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區中結晶部產生非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以c軸方向有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)彼此不同。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。藉由進行成膜或在成膜之後進行熱處理等的晶化處理來形成結晶部。
使用CAAC-OS膜的電晶體可以降低因照射可見光或紫外光而產生的電特性變動。因此，可以製造具有穩定的電特性的電晶體。
另外，較佳的是將CAAC-OS膜的膜表面(被形成面)形成為平坦的。這是因為如下緣故：因為CAAC-OS膜具有大致垂直於該被形成面的c軸，所以存在於該被形成面的凹凸不平會引發CAAC-OS膜中的晶界的發生。因此，較佳在形成CAAC-OS膜之前對上述被形成面進行化學機械拋光(CMP)等平坦化處理。另外，上述被形成面的平均粗糙度較佳為0.5 nm或0.5 nm以下，更佳為0.3 nm或0.3 nm以下。
這裏，對CAAC-OS參照圖6A至圖8C來進行詳細的說明。另外，在沒有特別說明時，在圖6A至圖8C中，以垂直方向為c軸方向，並以與c軸方向正交的面為ab平面。另外，在只說成“上一半”或“下一半”時，其是指以ab平面為邊界時的上一半或下一半。另外，在圖6A至6E中，由圓圈所包圍的O表示四配位的O，由雙圈所包圍的O表示三配位的O。
圖6A示出具有一個六配位In以及靠近In的六個四配位氧原子(以下稱為四配位O)的結構。這裏，將對於一個In只示出靠近其之氧原子的結構稱為子單元。雖然圖6A所示的結構採用八面體結構，但是為了容易理解示出平面結構。另外，在圖6A的上一半及下一半中分別具有三個四配位O。圖6A所示的子單元的電荷為0。
圖6B示出具有一個五配位Ga、靠近Ga的三個三配位氧原子(以下稱為三配位O)以及靠近Ga的兩個四配位O的結構。三配位O都存在於ab平面上。在圖6B的上一半及下一半分別具有一個四配位O。另外，因為In也採用五配位，所以In也有可能採用圖6B所示的結構。圖6B所示的子單元的電荷為0。
圖6C示出具有一個四配位Zn以及靠近Zn的四個四配位O的結構。在圖6C的上一半具有一個四配位O，並且在下一半具有三個四配位O。圖6C所示的子單元的電荷為0。
圖6D示出具有一個六配位Sn以及靠近Sn的六個四配位O的結構。在圖6D的上一半具有三個四配位O，並且在下一半具有三個四配位O。圖6D所示的子單元的電荷為+1。
圖6E示出包括兩個Zn的子單元。在圖6E的上一半具有一個四配位O，並且在下一半具有一個四配位O。圖6E所示的子單元的電荷為-1。
在此，將由多個子單元所構成的集合體稱為一個組，並且將由多個組所構成的一個週期稱為一個單元。
這裏，說明這些子單元彼此接合的規則。In的上一半的三個O在下方向上分別具有三個靠近的In，而In的下一半的三個O在上方向上分別具有三個靠近的In。Ga的上一半的一個O在下方向上具有一個靠近的Ga，而Ga的下一半的一個O在上方向上具有一個靠近的Ga。Zn的上一半的一個O在下方向上具有一個靠近的Zn，而Zn的下一半的三個O在上方向上分別具有三個靠近的Zn。像這樣，金屬原子的上方向上的四配位O的個數與位於該O的下方向上的靠近的金屬原子的個數相等。同樣地，金屬原子的下方向的四配位O的個數與位於該O的上方向上的靠近的金屬原子的個數相等。因為O為四配位，所以位於下方向上的靠近的金屬原子的個數與位於上方向上的靠近的金屬原子的個數的總和成為4。因此，在位於一金屬原子的上方向上的四配位O的個數和位於另一金屬原子的下方向上的四配位O的個數的總和為4時，具有金屬原子的兩種子單元可以彼此接合。例如，在六配位金屬原子(In或Sn)藉由上一半的四配位O接合時，因為四配位O的個數為3，所以其與五配位金屬原子(Ga或In)和四配位金屬原子(Zn)中的任何一種接合。
具有這些配位數的金屬原子在c軸方向上藉由四配位O接合。另外，除此以外，以使層結構的總和電荷成為0的方式使多個子單元接合而構成一個組。
圖7A示出構成In-Sn-Zn-O類層結構的一個組的模型圖。圖7B示出由三個組所構成的一個單元。另外，圖7C示出從c軸方向上觀察圖7B的層結構時的原子排列。
在圖7A中，為了容易理解，省略三配位O，關於四配位O只示出其個數，例如，以③表示Sn原子的上一半及下一半分別具有三個四配位O。同樣地，在圖7A中，以①表示In原子的上一半及下一半分別具有一個四配位O。同樣地，在圖7A中示出：下一半具有一個四配位O而上一半具有三個四配位O的Zn原子；以及上一半具有一個四配位O而下一半具有三個四配位O的Zn原子。
在圖7A中，構成In-Sn-Zn-O類層結構的組具有如下結構：在從上面按順序來予以說明時，上一半及下一半分別具有三個四配位O的Sn原子與上一半及下一半分別具有一個四配位O的In原子接合；該In原子與上一半具有三個四配位O的Zn原子接合；藉由該Zn原子的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In原子接合；該In原子與上一半具有一個四配位O之由兩個Zn所構成的子單元接合；藉由該子單元的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的Sn原子接合。多個組彼此接合而構成一個週期的單元。
這裏，三配位O及四配位O的一個接合的電荷分別可以被認為是-0.667及-0.5。例如，In(六配位或五配位)、Zn(四配位)以及Sn(五配位或六配位)的電荷分別為+3、+2以及+4。因此，包含Sn的子單元的電荷為+1。因此，為了形成包含Sn的層結構，需要用以抵消電荷+1的電荷-1。作為具有電荷-1的結構，可以舉出圖6E所示的包含兩個Zn的子單元。例如，因為如果對於一個包含Sn的子單元有一個包含兩個Zn的子單元則電荷被抵消，而可以使層結構的總電荷為0。
此外，In可以為五配位及六配位中的任何一個。明確而言，藉由利用圖7B所示的單元而可以得到In-Sn-Zn-O類結晶(In₂SnZn₃O₈)。注意，可以得到的In-Sn-Zn-O類的層結構可以由組成式In₂SnZn₂O₇(ZnO)_m(m是0或自然數)來予以表示。另外，當m的數目大時，In-Sn-Zn-O類結晶的結晶性得以提高，所以是較佳的。
此外，除此之外，使用如下材料時也與上述相同：四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物；三元金屬氧化物的In-Ga-Zn-O類氧化物(也稱為IGZO)、In-Al-Zn-O類氧化物、Sn-Ga-Zn-O類氧化物、Al-Ga-Zn-O類氧化物、Sn-Al-Zn-O類氧化物；二元金屬氧化物的In-Zn-O類氧化物、Sn-Zn-O類氧化物、Al-Zn-O類氧化物、Zn-Mg-O類氧化物、Sn-Mg-O類氧化物、In-Mg-O類氧化物、以及In-Ga-O類氧化物；一元金屬氧化物的In-O類氧化物、Sn-O類氧化物、Zn-O類氧化物等。
例如，圖8A示出構成In-Ga-Zn-O類層結構的一個組的模型圖。
在圖8A中，構成In-Ga-Zn-O類層結構的一個組具有如下結構：在從上面按順序說明時，上一半和下一半分別有三個四配位O的In原子與上一半具有一個四配位的O的Zn原子接合；藉由該Zn原子的下一半的三個四配位O與上一半及下一半分別具有一個四配位O的Ga原子接合；藉由該Ga原子的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In原子接合。多個組彼此接合而構成一個週期的單元。
圖8B示出由三個組所構成的單元。另外，圖8C示出從c軸方向上觀察圖8B的層結構時的原子排列。
在此，因為In(六配位或五配位)、Zn(四配位)、Ga(五配位)的電荷分別是+3、+2、+3，所以包含In、Zn及Ga中的任一個的子單元的電荷為0。因此，組合這些子單元而成的組的總電荷一直為0。
此外，構成In-Ga-Zn-O類層結構的組不侷限於圖8A所示的組，而有可能是組合In、Ga、Zn的排列不同的組而成的單元。
接著，如圖5B所示那樣，在半導體層603_A的一部分之上形成第一導電膜，藉由對該第一導電膜的一部分進行蝕刻以形成導電層605a_A及導電層605b_A。
例如，也可以藉由利用濺射法等而形成能夠應用於導電層605a_A及導電層605b_A的材料的膜來形成第一導電膜。另外，也可以藉由層疊能夠應用於導電層605a_A及導電層605b_A的材料的膜來形成第一導電膜。
另外，如同上述導電層605a_A及導電層605b_A的形成方法，在本實施例的電晶體的製造方法例中，當對膜的一部分進行蝕刻時，例如，也可以藉由光微影製程而在膜的一部分之上形成光阻掩罩，並使用光阻掩罩來對膜進行蝕刻。注意，此時，較佳在進行蝕刻之後去除光阻掩罩。
作為成為導電層605a_A及導電層605b_A的導電層，可以舉出選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的元素、以上述元素為成分的合金或組合上述元素而成的合金等。此外，還可以採用在鋁、銅等的金屬膜的下側或上側層疊鉻、鉭、鈦、鉬、鎢等的高熔點金屬膜的結構。另外，鋁或銅為了避免耐熱性或腐蝕性的問題，較佳與高熔點金屬材料組合而使用。作為高熔點金屬材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧、釔等。
另外，成為導電層605a_A及導電層605b_A的導電層既可為單層結構又可為兩層以上的疊層結構。例如，可以舉出：包含矽的鋁膜的單層結構；在鋁膜之上層疊鈦膜的兩層結構；以及按鈦膜、鋁膜、鈦膜的順序層疊的三層結構等。另外，Cu-Mg-Al合金、Mo-Ti合金、Ti、Mo與氧化膜的密接性高。因此，藉由作為下層使用由Cu-Mg-Al合金、Mo-Ti合金、Ti或Mo構成的導電層，作為上層層疊由Cu所構成的導電層，且將上述層疊的導電膜使用於導電層605a_A及導電層605b_A，可以提高作為氧化膜的絕緣層與導電層605a_A及導電層605b_A的密接性。
另外，用做為導電層605a_A及導電層605b_A的導電層也可以由導電金屬氧化物所形成。作為導電金屬氧化物，可以使用氧化銦、氧化錫、氧化鋅、氧化銦氧化錫、氧化銦氧化鋅或使上述金屬氧化物材料包含矽或氧化矽的材料。
接著，如圖5C所示那樣，藉由在半導體層603_A、導電層605a_A、以及導電層605b_A之上形成第二絕緣膜，以形成絕緣層606_A。
例如，可以藉由利用濺射法或電漿CVD法等來形成能夠應用於絕緣層606_A的材料的膜，以形成第二絕緣膜。另外，也可以藉由層疊能夠應用於絕緣層606_A的材料的膜來形成第二絕緣膜。另外，藉由利用高密度電漿CVD法(例如，使用微波(例如，頻率為2.45 GHz的微波)的高密度電漿CVD法)而形成能夠應用於絕緣層606_A的材料的膜，可以將絕緣層606_A形成得緻密，因此可以提高絕緣層606_A的絕緣耐壓。
另外，接觸半導體層603_A的絕緣層606_A也可以使用包含第13族元素及氧的絕緣材料。氧化物半導體材料大多包含第13族元素，包含第13族元素的絕緣材料與氧化物半導體的搭配性良好，因此藉由將包含第13族元素的絕緣材料用於與氧化物半導體層接觸的絕緣膜，可以保持與氧化物半導體層的良好的介面狀態。
包含第13族元素的絕緣材料是指包含一種或多種第13族元素的絕緣材料。作為包含第13族元素的絕緣材料，例如有氧化鎵、氧化鋁、氧化鋁鎵、氧化鎵鋁等。這裏，氧化鋁鎵是指鋁的含量(at.%)多於鎵的含量(at.%)的物質，氧化鎵鋁是指鎵的含量(at.%)等於或多於鋁的含量(at.%)的物質。
例如，當以與包含鎵的半導體層接觸的方式來形成絕緣層時，藉由將包含氧化鎵的材料使用於絕緣層，可以保持半導體層與絕緣層之間的良好的介面特性。例如，藉由以彼此接觸的方式來設置半導體層和包含氧化鎵的絕緣層，可以減少在半導體層與絕緣層之間的介面產生的氫的沉積(pile up)。另外，在作為絕緣層使用與氧化物半導體的成分元素相同的族的元素時，可以得到相同的效果。例如，使用包含氧化鋁的材料來形成絕緣層是有效的。另外，因為氧化鋁具有不容易透過水的特性，所以從防止水侵入到半導體層的觀點來看，也較佳為使用該材料。
此外，作為與半導體層603_A相接觸的絕緣層，較佳藉由進行氧氛圍下的熱處理或氧摻雜等使絕緣材料處於其氧含量超過化學計量成分比的狀態。“氧摻雜”是指對塊體(bulk)添加氧的處理。為了明確表示不僅對薄膜表面添加氧而且對薄膜內部添加氧，使用“塊體”這個詞。另外，“氧摻雜”包括將電漿化的氧添加到塊體中的“氧電漿摻雜”。另外，也可以藉由離子植入法或離子摻雜法來進行氧摻雜。
例如，當用作為與半導體層603_A相接觸的絕緣層而使用氧化鎵時，藉由進行氧氛圍下的熱處理或氧摻雜，可以將氧化鎵的組成設定為Ga₂O_x(X=3+α，0<α<1)。
此外，當用作為與半導體層603_A相接觸的絕緣層而使用氧化鋁時，藉由進行氧氛圍下的熱處理或氧摻雜，可以將氧化鋁的組成設定為Al₂O_x(X=3+α，0<α<1)。
或者，當用作為與半導體層603_A相接觸的絕緣層而使用氧化鎵鋁(氧化鋁鎵)時，藉由進行氧氛圍下的熱處理或氧摻雜，可以將氧化鎵鋁(氧化鋁鎵)的組成設定為Ga_xAl_2-xO_3+α(0<X<2，0<α<1)。
藉由進行氧摻雜處理，可以形成具有其氧含量超過化學計量成分比的區域的絕緣層。藉由使具備這種區域的絕緣層與半導體層相接觸，絕緣層中的過剩的氧被供應到半導體層中，可以減少半導體層中或半導體層與絕緣層的介面中的氧缺陷，而可以使半導體層成為i型化或無限趨近於i型。
接著，如圖5D所示那樣，藉由在絕緣層606_A之上形成第二導電膜，對第二導電膜的一部分進行蝕刻，以形成導電層607_A。
例如，可以藉由利用濺射法來形成能夠應用於導電層607_A的材料的膜來形成第二導電膜。另外，也可以藉由層疊能夠應用於第二導電膜的材料的膜來形成第二導電膜。
另外，藉由例如使用氫、水、羥基或氫化物等雜質被去除了的高純度氣體作為濺射氣體，可以降低所形成的膜中的上述雜質濃度。
此外，也可以在利用濺射法來形成膜之前，在濺射裝置的預熱室中進行熱處理(也稱為熱處理B)。藉由進行熱處理B，可以使氫、水分等雜質脫離。
另外，也可以在利用濺射法來形成膜之前，例如在氬、氮、氦或氧氛圍下進行如下處理，亦即，不對靶材側施加電壓而使用RF電源對膜形成面側施加電壓來形成電漿，由此對被形成面進行修改的處理(也稱為反向濺射)。藉由進行反向濺射，可以去除附著於被形成面的粉狀物質(也稱為微粒、塵屑)。
另外，當利用濺射法來形成膜時，可以使用吸附型真空泵等來去除形成膜的沉積室中的殘留水分。作為吸附型真空泵，例如可以使用低溫泵、離子泵或鈦昇華泵等。此外，也可以使用設置有冷阱的渦輪泵來去除沉積室中的殘留水分。
再者，也可以在形成絕緣層606_A之後，在惰性氣體氛圍或氧氣氛圍下進行熱處理(也稱為熱處理C)。此時，例如可以在200℃至400℃的範圍中之溫度，較佳在250℃至350℃的範圍中之溫度時進行熱處理C。
接著，如圖5E所示那樣，藉由對半導體層603_A添加摻雜劑，以形成高濃度區604a_A及高濃度區604b_A。
例如，可以藉由使用離子摻雜設備或離子植入設備來添加摻雜劑。
作為所添加的摻雜劑，例如可以使用氮、磷、砷、氬、氙、氦及氫中的一種或多種。
另外，也可以在對半導體層603_A添加摻雜劑之後進行熱處理。
以上所述是圖4A所示的電晶體的製造方法的例子的說明。
在本實施例中，藉由作為薄膜電晶體的結構採用頂部閘極結構並使用閘極以自對準的方式來形成源極區及汲極區，可以實現電晶體的小型化。因此，可以去掉薄膜電晶體的閘極與源極及汲極重疊的部分。
藉由以上所述的製程，可以形成半導體層603_A，其中，氫濃度被充分降低而實現了高度純化，並且藉由被供應充分的氧使起因於氧缺損的能隙中的缺陷能階得到了降低。因此，可以得到載子濃度極小的半導體層，而可以得到截止狀態電流極低的薄膜電晶體。藉由將該截止狀態電流極低的薄膜電晶體應用於上述實施例的薄膜電晶體，在使薄膜電晶體成為非導通狀態時大致可以將該薄膜電晶體看作絕緣體。因此，藉由將該薄膜電晶體用作為薄膜電晶體101，可以將固持在資料固持部D_HOLD中的電位的降低抑制為極小的水準。結果，可以減小資料固持部D_HOLD的電位的變動。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
100‧‧‧半導體裝置
101‧‧‧薄膜電晶體
102‧‧‧電流放大電路
103‧‧‧場效應電晶體
104‧‧‧雙極電晶體
105‧‧‧電容器
111‧‧‧p通道電晶體
112‧‧‧n通道電晶體
113‧‧‧p通道電晶體
114‧‧‧n通道電晶體
115‧‧‧p通道電晶體
116‧‧‧n通道電晶體
117‧‧‧n通道電晶體
118‧‧‧電阻器
119‧‧‧n通道電晶體
120‧‧‧電阻器
601_A‧‧‧絕緣層
601_B‧‧‧絕緣層
603_A‧‧‧半導體層
603_B‧‧‧半導體層
604a_A‧‧‧高濃度區
604b_A‧‧‧高濃度區
604a_B‧‧‧高濃度區
604b_B‧‧‧高濃度區
605a_A‧‧‧導電層
605b_A‧‧‧導電層
605a_B‧‧‧導電層
605b_B‧‧‧導電層
606_A‧‧‧絕緣層
606_B‧‧‧絕緣層
607_A‧‧‧導電層
607_B‧‧‧導電層
608a_A‧‧‧低濃度區
608b_A‧‧‧低濃度區
608a_B‧‧‧低濃度區
608b_B‧‧‧低濃度區
609a_A‧‧‧絕緣層
609a_B‧‧‧絕緣層
609b_A‧‧‧絕緣層
605b_B‧‧‧絕緣層
在圖式中：圖1是半導體裝置的電路圖；圖2A和2B分別是半導體裝置的電路圖和時序圖；圖3A和3B是半導體裝置的電路圖；圖4A至4D是示出半導體裝置的結構的剖面圖；圖5A至5E是示出半導體裝置的製造製程的圖形；圖6A至6E是說明根據本發明的一個實施例的氧化物材料的結構的圖形；圖7A至7C是說明根據本發明的一個實施例的氧化物材料的結構的圖形；圖8A至8C是說明根據本發明的一個實施例的氧化物材料的結構的圖形。
100‧‧‧半導體裝置
101‧‧‧薄膜電晶體
102‧‧‧電流放大電路
103‧‧‧場效應電晶體
104‧‧‧雙極電晶體
105‧‧‧電容器
E‧‧‧射極
G‧‧‧選擇信號
D‧‧‧資料信號
C‧‧‧集極

权利要求:
Claims (14)
[1] 一種半導體裝置，包括：包括具有通道形成區的氧化物半導體層的電晶體；包括場效應電晶體和雙極電晶體的電流放大電路；以及電連接至該場效應電晶體之閘極的電容器，其中，該電晶體的源極和汲極中的其中一者係電連接至該場效應電晶體的該閘極，其中，該場效應電晶體的源極和汲極中的其中一者係電連接至該雙極電晶體的基極，其中，該場效應電晶體的該源極和該汲極中的另一者係電連接至該雙極電晶體的射極和集極中的其中一者，並且其中，該電流放大電路係組構成根據固持在該電容器中的資料來控制電流量。
[2] 根據申請專利範圍第1項之半導體裝置，其中，該資料係供應自該電晶體的該源極和該汲極中的另一者。
[3] 根據申請專利範圍第1項之半導體裝置，還包括佈線，其中，該電晶體的閘極係連接至被供應有用以控制該電晶體的導通狀態的控制信號的該佈線。
[4] 根據申請專利範圍第1項之半導體裝置，其中，該氧化物半導體層包括In-Ga-Zn類氧化物半導體。
[5] 根據申請專利範圍第1項之半導體裝置，其中，該氧化物半導體層包括In-Sn-Zn類氧化物半導體。
[6] 根據申請專利範圍第1項之半導體裝置，其中，該電晶體的截止狀態電流密度為100 zA/μm或100 zA/μm以下。
[7] 根據申請專利範圍第1項之半導體裝置，其中，該雙極電晶體為PNP雙極電晶體，並且其中，該場效應電晶體的該源極和該汲極中的另一者係電連接至該PNP雙極電晶體的該集極。
[8] 一種半導體裝置，包括：包括具有通道形成區的氧化物半導體層的電晶體；包括場效應電晶體和雙極電晶體的電流放大電路；以及電連接至該場效應電晶體的閘極的電容器，其中，該電晶體的源極和汲極中的其中一者係電連接至該場效應電晶體的該閘極，其中，該場效應電晶體的源極和汲極中的其中一者係電連接至該雙極電晶體的基極，其中，該場效應電晶體和該雙極電晶體係電連接做為達林頓對，並且其中，該電流放大電路係組構成根據固持在該電容器中的資料來控制電流量。
[9] 根據申請專利範圍第8項之半導體裝置，其中，該資料係供應自該電晶體的該源極和該汲極中的另一者。
[10] 根據申請專利範圍第8項之半導體裝置，還包括佈線，其中，該電晶體的閘極係連接至被供應有用以控制該電晶體的導通狀態的控制信號的該佈線。
[11] 根據申請專利範圍第8項之半導體裝置，其中，該氧化物半導體層包括In-Ga-Zn類氧化物半導體。
[12] 根據申請專利範圍第8項之半導體裝置，其中，該氧化物半導體層包括In-Sn-Zn類氧化物半導體。
[13] 根據申請專利範圍第8項之半導體裝置，其中，該電晶體的截止狀態電流密度為100 zA/μm或100 zA/μm以下。
[14] 根據申請專利範圍第8項之半導體裝置，其中，該雙極電晶體為PNP雙極電晶體。

类似技术:

公开号 | 公开日 | 专利标题

JP2020038994A|2020-03-12|半導体装置

KR102057423B1|2019-12-18|반도체 장치 및 반도체 장치의 구동 방법

JP2019068104A|2019-04-25|記憶装置

JP5871388B2|2016-03-01|プログラマブルロジックデバイス

TWI603478B|2017-10-21|半導體裝置及該半導體裝置的製造方法

TWI547945B|2016-09-01|半導體裝置及其驅動方法

JP2012257216A|2012-12-27|プログラマブルロジックデバイス

TWI609414B|2017-12-21|半導體裝置以及該半導體裝置的製造方法

JP6008549B2|2016-10-19|半導体装置

JP6235093B2|2017-11-22|半導体装置

WO2012169142A1|2012-12-13|Cache memory and method for driving the same

JP2020123755A|2020-08-13|半導体装置

WO2012029637A1|2012-03-08|Semiconductor device and driving method thereof

WO2012153697A1|2012-11-15|Semiconductor memory device

TWI524473B|2016-03-01|半導體裝置

同族专利:

公开号 | 公开日

WO2012153473A1|2012-11-15|

TWI524473B|2016-03-01|

JP5933325B2|2016-06-08|

US8824192B2|2014-09-02|

JP2012253752A|2012-12-20|

US20120281455A1|2012-11-08|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

JP2523466Y2|1990-07-20|1997-01-22|関西日本電気株式会社|トランジスタ|

US5134323A|1990-08-03|1992-07-28|Congdon James E|Three terminal noninverting transistor switch|

US5465249A|1991-11-26|1995-11-07|Cree Research, Inc.|Nonvolatile random access memory device having transistor and capacitor made in silicon carbide substrate|

US5345414A|1992-01-27|1994-09-06|Rohm Co., Ltd.|Semiconductor memory device having ferroelectric film|

US6965142B2|1995-03-07|2005-11-15|Impinj, Inc.|Floating-gate semiconductor structures|

KR100394896B1|1995-08-03|2003-11-28|코닌클리케 필립스 일렉트로닉스 엔.브이.|투명스위칭소자를포함하는반도체장치|

JP3625598B2|1995-12-30|2005-03-02|三星電子株式会社|液晶表示装置の製造方法|

US5942780A|1996-08-09|1999-08-24|Advanced Micro Devices, Inc.|Integrated circuit having, and process providing, different oxide layer thicknesses on a substrate|

US6028758A|1998-01-16|2000-02-22|Vantis Corporation|Electrostatic discharge protection for a 5.0 volt compatible input/output in a 2.5 volt semiconductor process|

JP4170454B2|1998-07-24|2008-10-22|Ｈｏｙａ株式会社|透明導電性酸化物薄膜を有する物品及びその製造方法|

JP2000150861A|1998-11-16|2000-05-30|Tdk Corp|酸化物薄膜|

JP3276930B2|1998-11-17|2002-04-22|科学技術振興事業団|トランジスタ及び半導体装置|

TW460731B|1999-09-03|2001-10-21|Ind Tech Res Inst|Electrode structure and production method of wide viewing angle LCD|

JP4089858B2|2000-09-01|2008-05-28|国立大学法人東北大学|半導体デバイス|

KR20020038482A|2000-11-15|2002-05-23|모리시타 요이찌|박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널|

JP3997731B2|2001-03-19|2007-10-24|富士ゼロックス株式会社|基材上に結晶性半導体薄膜を形成する方法|

JP2002289859A|2001-03-23|2002-10-04|Minolta Co Ltd|薄膜トランジスタ|

JP3925839B2|2001-09-10|2007-06-06|シャープ株式会社|半導体記憶装置およびその試験方法|

JP4090716B2|2001-09-10|2008-05-28|雅司川崎|薄膜トランジスタおよびマトリクス表示装置|

WO2003040441A1|2001-11-05|2003-05-15|Japan Science And Technology Agency|Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film|

JP4083486B2|2002-02-21|2008-04-30|独立行政法人科学技術振興機構|ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法|

CN1445821A|2002-03-15|2003-10-01|三洋电机株式会社|ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法|

JP3933591B2|2002-03-26|2007-06-20|淳二城戸|有機エレクトロルミネッセント素子|

US7339187B2|2002-05-21|2008-03-04|State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University|Transistor structures|

JP2004022625A|2002-06-13|2004-01-22|Murata Mfg Co Ltd|半導体デバイス及び該半導体デバイスの製造方法|

US7105868B2|2002-06-24|2006-09-12|Cermet, Inc.|High-electron mobility transistor with zinc oxide|

JP4164562B2|2002-09-11|2008-10-15|独立行政法人科学技術振興機構|ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ|

US7067843B2|2002-10-11|2006-06-27|E. I. Du Pont De Nemours And Company|Transparent oxide semiconductor thin film transistors|

JP4166105B2|2003-03-06|2008-10-15|シャープ株式会社|半導体装置およびその製造方法|

JP2004273732A|2003-03-07|2004-09-30|Sharp Corp|アクティブマトリクス基板およびその製造方法|

JP4108633B2|2003-06-20|2008-06-25|シャープ株式会社|薄膜トランジスタおよびその製造方法ならびに電子デバイス|

US7262463B2|2003-07-25|2007-08-28|Hewlett-Packard Development Company, L.P.|Transistor including a deposited channel region having a doped portion|

US7442932B2|2003-11-18|2008-10-28|Halliburton Energy Services, Inc.|High temperature imaging device|

WO2005049957A2|2003-11-18|2005-06-02|Halliburton Energy Services, Inc.|High temperature environment tool system and method|

WO2005059955A2|2003-11-18|2005-06-30|Halliburton Energy Services|A high temperature memory device|

US7282782B2|2004-03-12|2007-10-16|Hewlett-Packard Development Company, L.P.|Combined binary oxide semiconductor device|

US7145174B2|2004-03-12|2006-12-05|Hewlett-Packard Development Company, Lp.|Semiconductor device|

EP2413366B1|2004-03-12|2017-01-11|Japan Science And Technology Agency|A switching element of LCDs or organic EL displays|

US7297977B2|2004-03-12|2007-11-20|Hewlett-Packard Development Company, L.P.|Semiconductor device|

US7211825B2|2004-06-14|2007-05-01|Yi-Chi Shih|Indium oxide-based thin film transistors and circuits|

JP2006100760A|2004-09-02|2006-04-13|Casio Comput Co Ltd|薄膜トランジスタおよびその製造方法|

US7285501B2|2004-09-17|2007-10-23|Hewlett-Packard Development Company, L.P.|Method of forming a solution processed device|

US7298084B2|2004-11-02|2007-11-20|3M Innovative Properties Company|Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes|

US7863611B2|2004-11-10|2011-01-04|Canon Kabushiki Kaisha|Integrated circuits utilizing amorphous oxides|

US7829444B2|2004-11-10|2010-11-09|Canon Kabushiki Kaisha|Field effect transistor manufacturing method|

US7601984B2|2004-11-10|2009-10-13|Canon Kabushiki Kaisha|Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator|

AU2005302963B2|2004-11-10|2009-07-02|Cannon Kabushiki Kaisha|Light-emitting device|

US7791072B2|2004-11-10|2010-09-07|Canon Kabushiki Kaisha|Display|

WO2006051995A1|2004-11-10|2006-05-18|Canon Kabushiki Kaisha|Field effect transistor employing an amorphous oxide|

US7453065B2|2004-11-10|2008-11-18|Canon Kabushiki Kaisha|Sensor and image pickup device|

US7579224B2|2005-01-21|2009-08-25|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing a thin film semiconductor device|

US7858451B2|2005-02-03|2010-12-28|Semiconductor Energy Laboratory Co., Ltd.|Electronic device, semiconductor device and manufacturing method thereof|

US7948171B2|2005-02-18|2011-05-24|Semiconductor Energy Laboratory Co., Ltd.|Light emitting device|

US20060197092A1|2005-03-03|2006-09-07|Randy Hoffman|System and method for forming conductive material on a substrate|

US8681077B2|2005-03-18|2014-03-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, and display device, driving method and electronic apparatus thereof|

US7544967B2|2005-03-28|2009-06-09|Massachusetts Institute Of Technology|Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications|

US7645478B2|2005-03-31|2010-01-12|3M Innovative Properties Company|Methods of making displays|

US8300031B2|2005-04-20|2012-10-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element|

JP2006313999A|2005-05-09|2006-11-16|Renesas Technology Corp|半導体装置|

US7457180B2|2005-05-27|2008-11-25|Agere Systems Inc.|Method and apparatus for storing data in a write-once non-volatile memory|

JP2006344849A|2005-06-10|2006-12-21|Casio Comput Co Ltd|薄膜トランジスタ|

US7691666B2|2005-06-16|2010-04-06|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7402506B2|2005-06-16|2008-07-22|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7507618B2|2005-06-27|2009-03-24|3M Innovative Properties Company|Method for making electronic devices using metal oxide nanoparticles|

KR100711890B1|2005-07-28|2007-04-25|삼성에스디아이 주식회사|유기 발광표시장치 및 그의 제조방법|

JP2007059128A|2005-08-23|2007-03-08|Canon Inc|有機ｅｌ表示装置およびその製造方法|

JP4850457B2|2005-09-06|2012-01-11|キヤノン株式会社|薄膜トランジスタ及び薄膜ダイオード|

JP2007073705A|2005-09-06|2007-03-22|Canon Inc|酸化物半導体チャネル薄膜トランジスタおよびその製造方法|

JP4280736B2|2005-09-06|2009-06-17|キヤノン株式会社|半導体素子|

JP5116225B2|2005-09-06|2013-01-09|キヤノン株式会社|酸化物半導体デバイスの製造方法|

EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|

JP5037808B2|2005-10-20|2012-10-03|キヤノン株式会社|アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置|

CN101707212B|2005-11-15|2012-07-11|株式会社半导体能源研究所|半导体器件及其制造方法|

US7867636B2|2006-01-11|2011-01-11|Murata Manufacturing Co., Ltd.|Transparent conductive film and method for manufacturing the same|

JP4977478B2|2006-01-21|2012-07-18|三星電子株式会社|ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法|

US7576394B2|2006-02-02|2009-08-18|Kochi Industrial Promotion Center|Thin film transistor including low resistance conductive thin films and manufacturing method thereof|

US7977169B2|2006-02-15|2011-07-12|Kochi Industrial Promotion Center|Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof|

KR20070101595A|2006-04-11|2007-10-17|삼성전자주식회사|ＺｎＯＴＦＴ|

US20070252928A1|2006-04-28|2007-11-01|Toppan Printing Co., Ltd.|Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof|

JP5028033B2|2006-06-13|2012-09-19|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

JP4999400B2|2006-08-09|2012-08-15|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

JP4609797B2|2006-08-09|2011-01-12|Ｎｅｃ液晶テクノロジー株式会社|薄膜デバイス及びその製造方法|

JP4332545B2|2006-09-15|2009-09-16|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|

JP5164357B2|2006-09-27|2013-03-21|キヤノン株式会社|半導体装置及び半導体装置の製造方法|

JP4274219B2|2006-09-27|2009-06-03|セイコーエプソン株式会社|電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置|

US7622371B2|2006-10-10|2009-11-24|Hewlett-Packard Development Company, L.P.|Fused nanocrystal thin film semiconductor and method|

US7772021B2|2006-11-29|2010-08-10|Samsung Electronics Co., Ltd.|Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays|

JP2008140684A|2006-12-04|2008-06-19|Toppan Printing Co Ltd|カラーｅｌディスプレイおよびその製造方法|

JP2008153479A|2006-12-19|2008-07-03|Rohm Co Ltd|強誘電体電界効果トランジスタを備える半導体装置及びこれを用いた半導体集積回路装置|

JP2008164794A|2006-12-27|2008-07-17|Semiconductor Energy Lab Co Ltd|表示装置及び表示システム|

KR101303578B1|2007-01-05|2013-09-09|삼성전자주식회사|박막 식각 방법|

US8207063B2|2007-01-26|2012-06-26|Eastman Kodak Company|Process for atomic layer deposition|

JP4910779B2|2007-03-02|2012-04-04|凸版印刷株式会社|有機ｅｌディスプレイおよびその製造方法|

KR100851215B1|2007-03-14|2008-08-07|삼성에스디아이 주식회사|박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치|

US7795613B2|2007-04-17|2010-09-14|Toppan Printing Co., Ltd.|Structure with transistor|

KR101325053B1|2007-04-18|2013-11-05|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|

KR20080094300A|2007-04-19|2008-10-23|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이|

KR101334181B1|2007-04-20|2013-11-28|삼성전자주식회사|선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법|

WO2008133345A1|2007-04-25|2008-11-06|Canon Kabushiki Kaisha|Oxynitride semiconductor|

KR101345376B1|2007-05-29|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|

JP5215158B2|2007-12-17|2013-06-19|富士フイルム株式会社|無機結晶性配向膜及びその製造方法、半導体デバイス|

JP4623179B2|2008-09-18|2011-02-02|ソニー株式会社|薄膜トランジスタおよびその製造方法|

JP5451280B2|2008-10-09|2014-03-26|キヤノン株式会社|ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置|

JP4752927B2|2009-02-09|2011-08-17|ソニー株式会社|薄膜トランジスタおよび表示装置|

WO2011135999A1|2010-04-27|2011-11-03|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor memory device|

US8743523B2|2010-07-28|2014-06-03|General Electric Company|Systems, methods, and apparatus for limiting voltage across a switch|

US9129703B2|2010-08-16|2015-09-08|Semiconductor Energy Laboratory Co., Ltd.|Method for driving semiconductor memory device|US9887212B2|2014-03-14|2018-02-06|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and electronic device|

JP2020004861A|2018-06-28|2020-01-09|堺ディスプレイプロダクト株式会社|薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法|

法律状态:
2021-12-01| MM4A| Annulment or lapse of patent due to non-payment of fees|

优先权:

申请号 | 申请日 | 专利标题

JP2011103508||2011-05-06||

[返回顶部]